| authorProfile.email | biblioteca@isel.pt | |
| datacite.subject.fos | Engenharia e Tecnologia::Engenharia Eletrotécnica, Eletrónica e Informática | |
| datacite.subject.sdg | 04:Educação de Qualidade | |
| dc.contributor.author | Véstias, Mário | |
| dc.contributor.author | Flores, Paulo | |
| dc.contributor.author | Cláudio de Campos Neto, Horácio | |
| dc.date.accessioned | 2025-11-11T09:16:10Z | |
| dc.date.available | 2025-11-11T09:16:10Z | |
| dc.date.issued | 2025-07 | |
| dc.description.abstract | As metodologias e as ferramentas de projeto de sistemas digitais têm evoluído com o objetivo de conseguir circuitos melhores e mais eficientes. Com o aumento da complexidade dos sistemas digitais, surgiu uma nova dimensão no desenvolvimento destes sistemas relacionada com a eficiência de projeto. É necessário lidar com o aumento crescente da complexidade dos circuitos, com a redução do tempo disponível para o projeto, com a integração de equipas de projeto e com a dinâmica de evolução das novas tecnologias de circuito integrado. A introdução de linguagens de descrição de hardware (HDL – Hardware Description Language) foi fundamental para dar resposta ao aumento da complexidade dos sistemas digitais. Numa metodologia de projeto de sistemas digitais baseada em linguagens de descrição de hardware, os circuitos são descritos com uma HDL (p. ex., VHDL ou Verilog). As vantagens deste tipo de abordagem ao projeto de hardware são várias, como a documentação formal do circuito, a integração com ferramentas de síntese e de simulação, a reutilização de código, a portabilidade, entre outros. Os fluxos de projeto de circuito digital baseados em linguagens de descrição de hardware e as ferramentas de síntese e de simulação foram fundamentais para dar resposta ao projeto de sistemas digitais com crescente complexidade. Com o evoluir da tecnologia de circuito integrado e a complexidade das aplicações, bem como a redução do tempo de projeto, os fluxos de projeto baseados em linguagens de descrição de hardware tornam-se cada vez mais difíceis de conseguir e com maiores custos. Para lidar de forma eficiente com esta complexidade, é necessária uma abordagem à síntese de sistemas digitais a um nível de abstração mais elevado. Este nível de abstração foi conseguido com a síntese de alto nível (HLS – High Level Synthesis). A síntese de alto nível permite traduzir funcionalidades descritas numa linguagem de alto nível, por exemplo a linguagem C ou a C++, de forma automática, análogo ao trabalho realizado pelos compiladores de software. O conceito começou a ser investigado no início dos anos 80, tendo surgido algumas ferramentas comerciais na segunda metade da década de 90. Contudo, foi só a partir da década seguinte que houve um investimento forte de várias empresas na terceira geração de ferramentas de síntese de alto nível que alavancou o sucesso da síntese de alto nível. Um dos fatores que ajudou neste processo foi a tecnologia de hardware reconfigurável, permitindo não só um projeto rápido, como também a implementação rápida do circuito em hardware. A HLS tornou-se numa importante ferramenta de projeto, com os maiores mercados a utilizarem a HLS no projeto dos seus circuitos integrados. A presente obra procura contribuir para o crescimento da HLS ao disponibilizar conteúdos necessários à formação de quem pretende trabalhar nesta área. | por |
| dc.identifier.citation | Véstias M, Flores P, Neto HC. Síntese de alto nível em FPGA. Lisboa: Instituto Politécnico de Lisboa; 2025. | |
| dc.identifier.isbn | 978-989-35158-5-3 | |
| dc.identifier.uri | http://hdl.handle.net/10400.21/22251 | |
| dc.language.iso | por | |
| dc.peerreviewed | yes | |
| dc.publisher | Instituto Politécnico de Lisboa | |
| dc.relation.ispartofseries | Caminhos do Conhecimento | |
| dc.rights.uri | http://creativecommons.org/licenses/by-nc-nd/4.0/ | |
| dc.subject | Sistemas digitais | |
| dc.subject | Complexidade dos sistemas digitais | |
| dc.subject | Síntese de alto nível (HLS – High Level Synthesis) | |
| dc.subject | Tecnologia de hardware reconfigurável | |
| dc.title | Síntese de alto nível em FPGA | por |
| dc.type | book | |
| dspace.entity.type | Publication | |
| oaire.citation.endPage | 274 | |
| oaire.citation.startPage | 1 | |
| oaire.version | http://purl.org/coar/version/c_be7fb7dd8ff6fe43 | |
| person.familyName | Véstias | |
| person.familyName | Cláudio de Campos Neto | |
| person.givenName | Mário | |
| person.givenName | Horácio | |
| person.identifier.ciencia-id | 4717-C2C7-3F2C | |
| person.identifier.ciencia-id | 9915-3BDF-5C35 | |
| person.identifier.orcid | 0000-0001-8556-4507 | |
| person.identifier.orcid | 0000-0002-3621-8322 | |
| person.identifier.rid | H-9953-2012 | |
| person.identifier.scopus-author-id | 14525867300 | |
| relation.isAuthorOfPublication | a7d22b29-c961-45ac-bc09-cd5e1002f1e8 | |
| relation.isAuthorOfPublication | 38334d5e-83e8-494c-a9e0-396299376d97 | |
| relation.isAuthorOfPublication.latestForDiscovery | a7d22b29-c961-45ac-bc09-cd5e1002f1e8 |
