| Nome: | Descrição: | Tamanho: | Formato: | |
|---|---|---|---|---|
| 1.78 MB | Adobe PDF |
Autores
Véstias, Mário
Orientador(es)
Resumo(s)
O aumento constante da densidade de integração e do desempenho dos circuitos integrados reconfiguráveis permitiram a implementação num único integrado de sistemas capazes de suportar os requisitos bastante exigentes dos sistemas embebidos nas áreas de multimédia e de telecomunicações. Além disso, a flexibilidade destes sistemas permite a utilização de metodologias de projecto baseadas em plataforma com reutilização de IP, com a consequente redução do tempo para o mercado. Neste trabalho, é proposta uma metodologia de co-síntese para o projecto de plataformas SoC configuráveis com uma arquitectura de rede intra-chip para execução de sistemas embebidos predominantemente de processamento de dados. A metodologia foi testada com o projecto de um algoritmo de compressão de imagem em FPGA que atingiu uma taxa de processamento de 800Mbps. Os resultados são bastante promissores, uma vez que foi possível integrar facilmente vários núcleos IP num único circuito reconfigurável e obter soluções de elevada qualidade.
Descrição
Palavras-chave
Plataformas SoC Intra-chip
Contexto Educativo
Citação
VÉSTIAS, Mário P. – Metodologia de projecto de SoC configuráveis baseados em redes intra-chip. In JETC05 - Jornadas de Engenharia de Eletrónica e Telecomunicações e de Computadores. Lisboa, Portugal: ISEL – Instituto Superior de Engenharia de Lisboa, 2005. Pp. 1-6
Editora
ISEL - Instituto Superior de Engenharia de Lisboa