Utilize este identificador para referenciar este registo: http://hdl.handle.net/10400.21/8774
Título: Metodologia de projecto de SoC configuráveis baseados em redes intra-chip
Autor: Véstias, Mário P.
Palavras-chave: Plataformas SoC
Intra-chip
Data: 2005
Editora: ISEL - Instituto Superior de Engenharia de Lisboa
Citação: VÉSTIAS, Mário P. – Metodologia de projecto de SoC configuráveis baseados em redes intra-chip. In JETC05. Lisboa, Portugal: ISEL – Instituto Superior de Engenharia de Lisboa. 2005, pp. 1-6
Resumo: O aumento constante da densidade de integração e do desempenho dos circuitos integrados reconfiguráveis permitiram a implementação num único integrado de sistemas capazes de suportar os requisitos bastante exigentes dos sistemas embebidos nas áreas de multimédia e de telecomunicações. Além disso, a flexibilidade destes sistemas permite a utilização de metodologias de projecto baseadas em plataforma com reutilização de IP, com a consequente redução do tempo para o mercado. Neste trabalho, é proposta uma metodologia de co-síntese para o projecto de plataformas SoC configuráveis com uma arquitectura de rede intra-chip para execução de sistemas embebidos predominantemente de processamento de dados. A metodologia foi testada com o projecto de um algoritmo de compressão de imagem em FPGA que atingiu uma taxa de processamento de 800Mbps. Os resultados são bastante promissores, uma vez que foi possível integrar facilmente vários núcleos IP num único circuito reconfigurável e obter soluções de elevada qualidade.
Peer review: yes
URI: http://hdl.handle.net/10400.21/8774
Aparece nas colecções:ISEL - Eng. Elect. Tel. Comp. - Comunicações

Ficheiros deste registo:
Ficheiro Descrição TamanhoFormato 
Metodologia_MPVéstias_ADEETC.pdf1,82 MBAdobe PDFVer/Abrir


FacebookTwitterDeliciousLinkedInDiggGoogle BookmarksMySpace
Formato BibTex MendeleyEndnote Degois 

Todos os registos no repositório estão protegidos por leis de copyright, com todos os direitos reservados.