Utilize este identificador para referenciar este registo: http://hdl.handle.net/10400.21/4199
Título: Sistema de reconhecimento de impressões digitais baseado em FPGA
Autor: Leitão, Ricardo Miguel Coelho
Orientador: Ferreira, Artur Jorge
Dias, Tiago Miguel Braga da Silva
Palavras-chave: Impressão digital
Fingerprint
Sistema biométrico
Biometric system
Reconhecimento
Recognition
Filtragem de Gabor
Gabor filtering
FPGA
VHDL
Data de Defesa: Dez-2014
Editora: Instituto Superior de Engenharia de Lisboa
Citação: LEITÃO, Ricardo Miguel Coelho - Sistema de reconhecimento de impressões digitais baseado em FPGA. Lisboa: Instituto Superior de Engenharia de Lisboa, 2014. Dissertação de mestrado.
Resumo: No presente trabalho é proposta a implementação de um sistema embebido de reconhecimento de impressões digitais em Field Programmable Gate Array (FPGA). Este sistema é suportado num algoritmo de extração de características baseado em textura orientada. Para otimizar o desempenho do sistema proposto, a execução dos componentes mais exigentes deste algoritmo é realizada recorrendo a hardware dedicado, especialmente desenvolvido no âmbito deste trabalho usando a linguagem Very-High-Speed Integrated Circuits (VHSIC) Hardware Description Language (VHDL). Na análise em software do sistema proposto é efetuada uma otimização dos parâmetros do algoritmo de extração de características para o sensor ótico adotado, obtendo-se um sistema biométrico com Equal-Error Rate (EER) de 7,18%. Após a definição dos parâmetros ótimos, o algoritmo foi descrito em linguagem C e implementado no softcore MicroBlaze. Para reduzir o impacto no desempenho do sistema do módulo de filtragem de Gabor, que consome 67,11% do tempo total da execução em software, foi desenvolvido um acelerador em hardware. A filtragem pretendida é realizada mediante uma redução da dimensão das janelas, que são separadas em filtros a uma dimensão. Durante o processo de filtragem, os dados são convertidos de vírgula flutuante para vírgula fixa. O periférico desenvolvido requer 18 blocos DSP48E1 e 22 memórias RAMB36E1 para realizar a filtragem. Para partilhar dados entre o MicroBlaze e o periférico também são utilizadas duas memórias, com 64 kB cada, ocupando no total 32 memórias RAMB36E1. Comparando o desempenho do sistema entre as soluções com e sem aceleração por hardware, verifica-se que o EER se mantém nos 7,18%. O ganho no tempo de processamento no algoritmo é de 2,72 vezes, enquanto que na filtragem de Gabor é de 731,99 vezes. Como consequência, a percentagem do tempo total de execução associado à filtragem de Gabor diminui de 67,11% para aproximadamente 2,3%.
Abstract: In this work, it is proposed an implementation of an embedded system for fingerprint recognition using Field Programmable Gate Array (FPGA) devices. The system is supported by a feature extraction algorithm based on oriented texture. In order to optimize the system performance, the Very-High-Speed Integrated Circuits (VHSIC) Hardware Description Language (VHDL) is used to develop specialized computational circuits to achieve hardware acceleration for the most demanding parts of the algorithm. The software analysis of the proposed system allowed to fine tune some of the parameters of the considered feature extraction algorithm to the characteristics of the adopted optical sensor, and thus obtain a biometric system with an Equal-Error Rate (EER) of 7.18%. After settling the optimal parameters, the algorithm was described by using the C programming language and ported to the MicroBlaze softcore. To reduce the impact of the Gabor filtering module in the system overall performance, which holds 67.11% of the total execution time of the software implementation, a hardware accelerator was developed. The required filtering task is accomplished by reducing the size of the kernels, which are separated into one dimension filters. During the filtering process, the data are converted from floating-point to fixed-point representation. The developed peripheral uses 18 DSP48E1 blocks and 22 RAMB36E1 memories to perform the filtering process. In addition, two 64 kB memories are used to share the data between the MicroBlaze and the peripheral, which involves a total of 32 RAMB36E1 memories. By comparing the overall system performance for the solutions with and without hardware acceleration, it was found that the EER is kept at 7.18%. The gain in terms of the algorithm’s processing time is 2.72, while for the Gabor filtering it’s 731.99. As a result, the percentage of the total execution time associated with Gabor filtering decreases from 67.11% to, approximately, 2.3%.
Descrição: Trabalho de Projeto para obtenção do grau de Mestre em Engenharia de Eletrónica e Telecomunicações
Peer review: yes
URI: http://hdl.handle.net/10400.21/4199
Aparece nas colecções:ISEL - Eng. Elect. Tel. Comp. - Dissertações de Mestrado

Ficheiros deste registo:
Ficheiro Descrição TamanhoFormato 
Dissertação.pdf6 MBAdobe PDFVer/Abrir


FacebookTwitterDeliciousLinkedInDiggGoogle BookmarksMySpace
Formato BibTex MendeleyEndnote Degois 

Todos os registos no repositório estão protegidos por leis de copyright, com todos os direitos reservados.