Utilize este identificador para referenciar este registo: http://hdl.handle.net/10400.21/4194
Título: Implementação em hardware reconfigurável de método de separação de dados hiperespetrais
Autor: Rosário, João Pedro José do
Orientador: Véstias, Mário Pereira
Nascimento, José Manuel Peixoto
Palavras-chave: Separação espetral linear
Linear hyperspectral unmixing
Determinação de endmembers
Endmember extraction
Vertex component analysis (VCA)
Field-programmable gate array (FPGA)
Sistemas de Processamento a bordo
Onboard processing
Data de Defesa: Dez-2014
Editora: Instituto Superior de Engenharia de Lisboa
Citação: ROSÁRIO, João Pedro José do - Implementação em hardware reconfigurável de método de separação de dados hiperespetrais. Lisboa: Instituto Superior de Engenharia de Lisboa, 2014. Dissertação de mestrado.
Resumo: Os sensores hiperespetrais adquirem grandes quantidades de dados com uma elevada resolução espetral. Esses dados são utilizados em aplicações para classificar uma área da superfície terrestre ou detetar um determinado alvo. No entanto, existem aplicações que requerem processamento em tempo-real. Recentemente, sistemas de processamento a bordo têm surgido para reduzir a quantidade de dados a ser transmitida para as estações base e assim reduzir o atraso entre a transmissão e a análise dos dados. Sistemas esses compactos, com hardware reconfigurável, como os field programmable gate arrays (FPGAs). O presente trabalho propõe uma arquitetura num FPGA, que paraleliza o método vertex components analysis (VCA)de separação de dados hiperespetrais. Este trabalho é desenvolvido na placa ZedBoard que contém um Xilinx Zynq R -7000 XC7Z020. Na primeira fase realiza-se uma análise ao desempenho do método sem o pre--processamento de redução de dados, em termos espetrais. O método é otimizado, para reduzir o seu peso e complexidade computacional. O processo de ortogonalização é a parte mais pesada do método, é realizada por uma decomposição de valores singulares (singular value decomposition - SVD). Este processo é simplificado por uma decomposição QR que reutiliza os vetores ortogonais já determinados. É ainda analisado o tipo de precisão que o método necessita para manter o mesmo desempenho e é concluído que necessita de pelo menos 48-bit vírgula fixa ou flutuante 32-bit. Na segunda fase projeta-se uma arquitetura que paraleliza o método otimizado. Esta é escalável e consegue processar vários píxeis e/ou bandas espetrais em paralelo. A arquitetura é implementada e dimensionada para o sensor AVIRIS, onde este captura 512 píxeis com 224 bandas espetrais em 8,3 ms e a arquitetura processa 614 píxeis e determina oito assinaturas espetrais em 1,57 ms, ou seja, a arquitetura implementada é apropriada para processamento em tempo-real de dados hiperespetrais.
Abstract: The Hyperspectral sensors acquire large datasets with high spectral resolution. These datasets are used to classify or detect a specific target over an area of Earth surface. However, there are applications that require real-time processing. Recently, on-board processing systems have emerged to reduce the amount of data that is transmitted to the ground base stations and thereby reduce the delay between the transmission and data analysis. On-board systems need to be compact, such as field programmable gate arrays (FPGAs). This work presents a FPGA architecture, that parallels the vertex components analysis (VCA) method for hyperspectral unmixing data. This work is developed on a ZedBoard board, which contains a Xilinx Zynq R -7000 XC7Z020. In the first phase an analysis of the method’s performance without dimensionality reduction pre-processing step, in spectral terms, is conducted. The method have been also optimized, to reduce its computational weight and complexity. The orthogonal process, performed on the singular value decomposition (SVD) used in the original method, is the most complex part of the algorithm. This process is simplified using a QR decomposition that reuses the orthogonal vectors already determined. Its also analysed the type of precision that the method needs to maintain the same performance. In the present work it is concluded that the method requires at least 48-bit fixed-point or 32-bit floating-point. In the second phase is projected an architecture that parallels the optimized method, which is scalable and can process multiple pixels and/or spectral bands in parallel. The architecture is implemented and dimensioned to AVIRIS sensor, which acquires 512 pixels with 224 spectral bands in 8,3 ms, the architecture processes 614 pixels and extracts eight spectral signatures in 1,57 ms, therefore one can conclude that the implemented architecture is appropriated for real-time hyperspectral data processing.
Descrição: Relatório do Trabalho Final de Mestrado para obtenção do grau de Mestre em Engenharia de Electrónica e Telecomunicações
Peer review: yes
URI: http://hdl.handle.net/10400.21/4194
Aparece nas colecções:ISEL - Eng. Elect. Tel. Comp. - Dissertações de Mestrado

Ficheiros deste registo:
Ficheiro Descrição TamanhoFormato 
Dissertação.pdf4,22 MBAdobe PDFVer/Abrir


FacebookTwitterDeliciousLinkedInDiggGoogle BookmarksMySpace
Formato BibTex MendeleyEndnote Degois 

Todos os registos no repositório estão protegidos por leis de copyright, com todos os direitos reservados.